AD9546BCPZ

Analog Devices
584-AD9546BCPZ
AD9546BCPZ

Nsx:

Mô tả:
Clock Synthesizer / Jitter Cleaner Dual DPLL Digitized Clock Synchronizer

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 636

Tồn kho:
636 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
10 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$43.66 $43.66
$37.44 $374.40
$35.77 $894.25

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Analog Devices Inc.
Danh mục Sản phẩm: Mạch tổng hợp đồng hồ / Bộ quét jitter
RoHS:  
10 Output
500 MHz
CML, HCSL, LVDS
Differential, Single-Ended
LFCSP-48
1.7 V
1.89 V
- 40 C
+ 85 C
SMD/SMT
Tray
Nhãn hiệu: Analog Devices
Bộ công cụ phát triển: AD9546/PCBZ
Dòng cấp nguồn vận hành: 325 mA
Pd - Tiêu tán nguồn: 760 mW
Sản phẩm: Clock Synchronizers
Loại sản phẩm: Clock Synthesizers / Jitter Cleaners
Số lượng Kiện Gốc: 260
Danh mục phụ: Clock & Timer ICs
Loại: DPLL Digitized
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Chức năng này cần phải bật JavaScript.

CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
MXHTS:
8542399999
ECCN:
EAR99

AD9546 Dual DPLL Digitized Clock Synchronizer

Analog Devices Inc. AD9546 Dual DPLL Digitized Clock Synchronizer combines digitized clocking technology that efficiently transports and distributes clock signals in systems. Digitized clocking on the AD9546 allows the design of flexible and scalable clock transport systems with well-controlled phase (time) alignment. The AD9546 is ideal for the design of network equipment that must meet the synchronization requirements for IEEE® 1588™ boundary clocks per ITU-T G.8273.2 Class D. Additionally, digitized clocking is also relevant in applications requiring the accurate transport of frequency and phase to multiple usage endpoints, such as, distributing synchronized system reference (SYSREF) clocks to an array of ADC channels.