Lỗi xuất hiện khi bạn tắt JavaScript trên trình duyệt. Một số chức năng trên trang này sẽ không hoạt động trừ khi bạn đăng nhập.

Bạn gặp lỗi?

LS1012AXN7EKB

Name: NXP LS1012AXN7EKB
Brand: NXP Semiconductors
SKU: 771-LS1012AXN7EKB
Price: 37.94 USD
Availability: InStock

Hình ảnh chỉ để tham khảo
Xem Thông số kỹ thuật sản phẩm

Mã của Mouser

771-LS1012AXN7EKB

Số nhà sản xuất:

LS1012AXN7EKB

Nsx:

NXP Semiconductors

Mô tả:

Microprocessors - MPU LS1012A - XT PFE GbE PCIe SATA 600 R2

Bảng dữ liệu:

LS1012AXN7EKB Bảng dữ liệu (PDF)

Mô hình ECAD:

Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Thêm Thông tin

Tìm hiểu thêm về NXP Semiconductors LS1012AXN7EKB

Cảnh báo Vận chuyển:

Sản phẩm này có thể yêu cầu chứng từ bổ sung để xuất khẩu từ Hoa Kỳ.

Có hàng: 168

Tồn kho:: 168 Có thể Giao hàng Ngay

Đã xảy ra lỗi ngoài dự kiến. Vui lòng thử lại sau.
Thời gian sản xuất của nhà máy:: 39 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.

Nhập số lượng:

Tối thiểu: 1 Nhiều: 1

Đơn giá:

$-.--

Thành tiền:

$-.--

Dự kiến Thuế quan:

Giá (USD)

Số lượng	Đơn giá	Thành tiền
	$37.94	$37.94
	$30.54	$305.40
	$28.69	$717.25
	$26.08	$2,608.00
	$25.42	$4,270.56
504	Báo giá

.hidden-for-nojs { display: none; } .pull-right-nojs { justify-content: flex-end; }

Đặc tính Sản phẩm	Thuộc tính giá trị	Chọn thuộc tính
Nhà sản xuất:	NXP
Danh mục Sản phẩm:	Bộ vi xử lý - MPU
Hạn chế Vận chuyển	Sản phẩm này có thể yêu cầu chứng từ bổ sung để xuất khẩu từ Hoa Kỳ.
RoHS:
Lõi:	ARM Cortex A53
Số lõi:	1 Core
Độ rộng bus dữ liệu:	64 bit
Tần số đồng hồ tối đa:	1 GHz
Đóng gói / Vỏ bọc:	VFLGA-211
Bộ nhớ lệnh cache L1:	32 kB
Bộ nhớ dữ liệu cache L1:	32 kB
Điện áp cấp vận hành:	900 mV
Sê-ri:	LS1012A
Kiểu gắn:	SMD/SMT
Đóng gói:	Tray
Nhãn hiệu:	NXP Semiconductors
Quốc gia Hội nghị:	TW
Quốc gia phân phối:	TW
Quốc gia xuất xứ:	TW
Kích thước Dữ liệu RAM:	128 kB
Kiểu lệnh:	Floating Point
Loại giao diện:	I2C, I2S, JTAG, SDIO, SPI, UART
Bộ nhớ lệnh / dữ liệu cache L12:	256 kB
Loại bộ nhớ:	DDR3L
Nhạy với độ ẩm:	Yes
Loại sản phẩm:	Microprocessors - MPU
Số lượng Kiện Gốc:	168
Danh mục phụ:	Microprocessors - MPU
Thương hiệu:	QorIQ
Bộ hẹn giờ giám sát:	Watchdog Timer
Mã Bí danh:	935352634557
Đơn vị Khối lượng:	164.300 mg

Đã tìm thấy các sản phẩm:

Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô

Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.

Các thuộc tính đã chọn: 0

Lọc tài liệu:

Bảng dữ liệu

LS1012AXN7EKB Bảng dữ liệu (PDF)

CNHTS:: 8542319091
USHTS:: 8542310045
TARIC:: 8542319000
ECCN:: 3A991.a.1

QorIQ Layerscape LS1012A Low Power Comm ICs

NXP QorIQ Layerscape LS1012A Low Power Communications Processor is optimized for battery-backed or USB-powered, space-constrained networking and IoT applications. The LS1012A processor integrates a single ARM Cortex-A53 core running up to 800MHz with L1 and ECC-protected L2 caches. The device incorporates the same trust architecture and software compatibility of the higher-tier QorIQ LS family devices. The LS1012A processor features 32KB of L1 instruction and data cache and 256KB of coherent L2 cache. This device features a three-lane, 6GHz multi-protocol SerDes that provides support for high-speed interfaces. Support includes up to two Gigabit Ethernet ports, a DMA-controlled PCI Express® generation 2.0 port, and one SATA 3.0 port. The LS1012A also features dual USB controllers—one supporting SuperSpeed USB 3.0 with integrated PHY, the other supporting USB 2.0 functions. Additional interfaces include QuadSPI and support for SD/MMC. This processor provides intelligent integration and extreme power efficiency in a small 9.6mm x 9.6mm package for fanless, small form factor networking and IoT applications.

Layerscape Architecture

NXP Layerscape Architecture is the underlying system architecture of the QorIQ® LS series processors. The architecture enables next-generation networks with up to 100Gb/s performance and enhanced packet processing capabilities. Design effort is simplified with a standard, open programming model and a software-aware architecture framework. This design enables customers to fully exploit the underlying hardware for maximum optimization, with the capability to easily adapt to network changes for real-time soft control over the network. A uniform hardware and software model provides the compatibility and scalability required for designing end-to-end networking equipment from home-to carrier-class products. The core-agnostic architecture incorporates the optimum core for the given application: Arm® cores or Power Architecture® cores.