LS1020AXE7KQB

NXP Semiconductors
841-LS1020AXE7KQB
LS1020AXE7KQB

Nsx:

Mô tả:
Microprocessors - MPU Layerscape 32-bit Arm Cortex-A7, Dual-core, 1.0GHz, -40 to 105C, Security enabled

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.
Sản phẩm này có thể yêu cầu chứng từ bổ sung để xuất khẩu từ Hoa Kỳ.

Có hàng: 17

Tồn kho:
17 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
26 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Thời gian giao hàng lâu được báo cáo trên sản phẩm này.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$68.79 $68.79
$56.80 $568.00
$49.55 $1,238.75

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
NXP
Danh mục Sản phẩm: Bộ vi xử lý - MPU
Hạn chế Vận chuyển
 Sản phẩm này có thể yêu cầu chứng từ bổ sung để xuất khẩu từ Hoa Kỳ.
RoHS:  
ARM Cortex A7
2 Core
32 bit
1 GHz
FCPBGA-525
32 kB
32 kB
1 V
LS1020A
SMD/SMT
- 40 C
+ 105 C
Tray
Nhãn hiệu: NXP Semiconductors
Kích thước Dữ liệu RAM: 128 kB
Kiểu lệnh: Floating Point
Loại giao diện: Audio, Ethernet, PCI-e, Serial, USB
Bộ nhớ lệnh / dữ liệu cache L12: 512 kB
Loại bộ nhớ: DDR3L / DDR4 SDRAM
Nhạy với độ ẩm: Yes
Số lượng I/O: 109 I/O
Số bộ hẹn giờ/bộ đếm: 8 Timer
Sê-ri bộ xử lý: QorIQ Layerscape LS1020A
Loại sản phẩm: Microprocessors - MPU
Số lượng Kiện Gốc: 84
Danh mục phụ: Microprocessors - MPU
Thương hiệu: QorIQ
Bộ hẹn giờ giám sát: Watchdog Timer
Mã Bí danh: 935316158557
Đơn vị Khối lượng: 1 g
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

CNHTS:
8542319091
CAHTS:
8542310000
USHTS:
8542310045
KRHTS:
8542311000
TARIC:
8542319000
MXHTS:
8542310302
ECCN:
5A002.a.1

Layerscape Architecture

NXP Layerscape Architecture is the underlying system architecture of the QorIQ® LS series processors. The architecture enables next-generation networks with up to 100Gb/s performance and enhanced packet processing capabilities. Design effort is simplified with a standard, open programming model and a software-aware architecture framework. This design enables customers to fully exploit the underlying hardware for maximum optimization, with the capability to easily adapt to network changes for real-time soft control over the network. A uniform hardware and software model provides the compatibility and scalability required for designing end-to-end networking equipment from home-to carrier-class products. The core-agnostic architecture incorporates the optimum core for the given application: Arm® cores or Power Architecture® cores.