CD74AC164M

595-CD74AC164M
CD74AC164M

Nsx:

Mô tả:
Counter Shift Registers 8-Bit Ser-In/Prl-Out Shift Register

Tuổi thọ:
Hết hạn sử dụng:
Nhà sản xuất đã lên kế hoạch ngừng và sẽ không sản xuất nữa.
Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 128

Tồn kho:
128 Có thể Giao hàng Ngay
Số lượng lớn hơn 128 sẽ phải tuân thủ các yêu cầu đặt hàng tối thiểu.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$1.14 $1.14
$0.827 $8.27
$0.70 $17.50
$0.699 $69.90
$0.661 $661.00
$0.63 $2,520.00
$0.583 $4,664.00

Bao bì thay thế

Nsx Mã Phụ tùng:
Đóng gói:
Reel, Cut Tape, MouseReel
Sẵn có:
Có hàng
Giá:
$0.69
Tối thiểu:
1

Sản phẩm Tương tự

Texas Instruments CD74AC164M96
Texas Instruments
Counter Shift Registers 8-Bit Ser-In/Prl-Out Shift Register A 59 A 595-CD74AC164M

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Texas Instruments
Danh mục Sản phẩm: Thanh ghi dịch chuyển bộ đếm
RoHS:  
Serial to Parallel
1 Circuit
8 bit
SOIC-14
74AC
CMOS
2
157 ns, 17.5 ns, 12.5 ns
1.5 V
5.5 V
- 55 C
+ 125 C
Tube
Nhãn hiệu: Texas Instruments
Quốc gia Hội nghị: Not Available
Quốc gia phân phối: Not Available
Quốc gia xuất xứ: MY
Chức năng: Shift Register
Kiểu gắn: SMD/SMT
Số lượng đường cửa ra: 8
Điện áp cấp vận hành: 1.5 V to 5.5 V
Loại sản phẩm: Counter Shift Registers
Sê-ri: CD74AC164
Số lượng Kiện Gốc: 50
Danh mục phụ: Logic ICs
Đơn vị Khối lượng: 129.400 mg
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Chức năng này cần phải bật JavaScript.

CNHTS:
8542319090
CAHTS:
8542390000
USHTS:
8542390090
KRHTS:
8542311000
TARIC:
8542319000
MXHTS:
8542310399
ECCN:
EAR99

CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers

Texas Instruments CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers have two serial inputs (A and B) connected through an AND gate and an asynchronous clear (CLR). The device requires a high signal on both A and B to set the input data line high; a low signal on either will set the input data line low. Data at A and B can be changed while CLK is high or low, provided the minimum set-up time requirements are met.