SN74LVC1G373YZPR

Texas Instruments
595-SN74LVC1G373YZPR
SN74LVC1G373YZPR

Nsx:

Mô tả:
Latches SnglDTypeLatch

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 2,353

Tồn kho:
2,353 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
18 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:
Đóng gói:
Toàn bộ Cuộn (Đơn hàng theo bội số của 3000)

Giá (USD)

Số lượng Đơn giá
Thành tiền
Cut Tape / MouseReel™
$0.51 $0.51
$0.358 $3.58
$0.32 $8.00
$0.279 $27.90
$0.27 $270.00
Toàn bộ Cuộn (Đơn hàng theo bội số của 3000)
$0.218 $654.00
$0.215 $1,290.00
† $7.00 Phí MouserReel™ sẽ được thêm và tính vào giỏ hàng của bạn. Không thể hủy và gửi trả tất cả đơn hàng MouseReel™.

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Texas Instruments
Danh mục Sản phẩm: Chốt
RoHS:  
Monostable Multivibrator
LVC
1 Circuit
1 Line
DSBGA-6
Non-Inverting
5.4 ns at 3.3 V, 4 ns at 5 V
10 uA
32 mA
- 32 mA
1.65 V
5.5 V
- 40 C
+ 125 C
Reel
Cut Tape
MouseReel
Nhãn hiệu: Texas Instruments
Kiểu gắn: SMD/SMT
Số lượng kênh: 1 Channel
Số dòng đầu vào: 1 Line
Loại sản phẩm: Latches
Sê-ri: SN74LVC1G373
Số lượng Kiện Gốc: 3000
Danh mục phụ: Logic ICs
Đơn vị Khối lượng: 1.700 mg
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Chức năng này cần phải bật JavaScript.

CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
TARIC:
8542319000
MXHTS:
8542310399
ECCN:
EAR99

SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches

Texas Instruments SN74LVC1G37/SN74LVC1G37-Q1 Single D-Type Latches are designed for 1.65V to 5.5V VCC operation. This device is particularly suitable for implementing I/O ports, buffer registers, working registers, and bidirectional bus drivers. The Q outputs follow the data (D) inputs while the latch-enable (LE) input is high. When LE is taken low, the Q outputs are latched at the logic levels set up at the D inputs.