A3R12E30DBF-8E

Zentel Japan
155-A3R12E30DBF-8E
A3R12E30DBF-8E

Nsx:

Mô tả:
DRAM DDR2 512Mb, 64Mx8, 800 at CL5, 1.8V, FBGA-60

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 63

Tồn kho:
63 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
16 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$3.14 $3.14
$2.84 $28.40
$2.78 $69.50
$2.69 $134.50
$2.63 $263.00
$2.55 $637.50
$2.48 $1,240.00
$2.46 $2,460.00
$2.36 $5,711.20

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Zentel Japan
Danh mục Sản phẩm: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
8 bit
400 MHz
FPGA-60
64 M x 8
400 ps
1.7 V
1.9 V
0 C
+ 85 C
DDR2
Tray
Nhãn hiệu: Zentel Japan
Nhạy với độ ẩm: Yes
Kiểu gắn: SMD/SMT
Loại sản phẩm: DRAM
Số lượng Kiện Gốc: 2420
Danh mục phụ: Memory & Data Storage
Dòng cấp nguồn - Tối đa: 65 mA
Thương hiệu: Zentel Japan
Đơn vị Khối lượng: 159 mg
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

CNHTS:
8542329000
USHTS:
8542320028
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.