A3R12E40DBF-8EA

Zentel Japan
155-A3R12E40DBF-8EA
A3R12E40DBF-8EA

Nsx:

Mô tả:
DRAM DDR2 512Mb, 32Mx16, 800 at CL5, 1.8V, FBGA-84, 105C

Bảng dữ liệu:
Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.
Thêm Thông tin
Tìm hiểu thêm về Zentel Japan A3R12E40DBF-8EA

Sẵn có

Tồn kho:
Không Lưu kho
Thời gian sản xuất của nhà máy:
20 Tuần Thời gian sản xuất tại nhà máy dự kiến.
Tối thiểu: 2000   Nhiều: 2000
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$3.66 $7,320.00

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Zentel Japan
Danh mục Sản phẩm: DRAM
RoHS:  
SDRAM - DDR2
512 Mbit
16 bit
400 MHz
FPGA-84
32 M x 16
400 ps
1.7 V
1.9 V
- 40 C
+ 105 C
DDR2
Tray
Nhãn hiệu: Zentel Japan
Nhạy với độ ẩm: Yes
Kiểu gắn: SMD/SMT
Loại sản phẩm: DRAM
Số lượng Kiện Gốc: 2000
Danh mục phụ: Memory & Data Storage
Dòng cấp nguồn - Tối đa: 65 mA
Thương hiệu: Zentel Japan
Đơn vị Khối lượng: 194 mg
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Bảng dữ liệu

USHTS:
8542320028
ECCN:
EAR99

DDR2 SDRAM

Zentel DDR2 SDRAM features a double-data-rate architecture with two data transfers per clock cycle. The high-speed data transfer is realized by the 4 bits prefetch pipelined architecture. A bi-directional differential data strobe (DQS and /DQS) is transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs Differential clock inputs (CK and /CK). The DLL aligns DQ and DQS transitions with CK transitions.

Đã xảy ra lỗi ngoài dự kiến.


Bạn có câu hỏi? Vui lòng truy cập Trung tâm Trợ giúp.
Để hỏi về một đơn hàng cụ thể, vui lòng đăng nhập vào tài khoản của bạn.

Nếu bạn gặp thêm vấn đề, vui lòng liên hệ với chúng tôi theo số 800-346-6873 hoặc gửi email tới help@mouser.com.