A3T2GF40CBF-HP

Zentel Japan
155-A3T2GF40CBF-HP
A3T2GF40CBF-HP

Nsx:

Mô tả:
DRAM DDR3&DDR3L 2Gb, 128Mx16, 1866 at CL13, 1.35V&1.5V, FBGA-96

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Có hàng: 6

Tồn kho:
6 Có thể Giao hàng Ngay
Thời gian sản xuất của nhà máy:
16 Tuần Thời gian sản xuất tại nhà máy dự kiến để có số lượng lớn hơn mức hiển thị.
Số lượng lớn hơn 6 sẽ phải tuân thủ các yêu cầu đặt hàng tối thiểu.
Tối thiểu: 1   Nhiều: 1
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
$7.41 $7.41
$6.89 $68.90
$6.68 $167.00
$6.52 $326.00
$6.36 $636.00
$6.16 $1,540.00
$6.00 $3,000.00
$5.96 $5,960.00
2,090 Báo giá

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Zentel Japan
Danh mục Sản phẩm: DRAM
RoHS:  
SDRAM - DDR3L
2 Gbit
16 bit
933 MHz
FPGA-96
128 M x 16
1.283 V
1.575 V
0 C
+ 95 C
DDR3(L)
Tray
Nhãn hiệu: Zentel Japan
Nhạy với độ ẩm: Yes
Kiểu gắn: SMD/SMT
Loại sản phẩm: DRAM
Số lượng Kiện Gốc: 2090
Danh mục phụ: Memory & Data Storage
Dòng cấp nguồn - Tối đa: 82 mA
Thương hiệu: Zentel Japan
Đơn vị Khối lượng: 234.800 mg
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

CNHTS:
8542329000
USHTS:
8542320036
ECCN:
EAR99

DDR3 SDRAM

Zentel DDR3 SDRAM features a high-speed data transfer that is realized by the 8 bits prefetch pipelined architecture. The SDRAM has a double-data-rate architecture with two data transfers per clock cycle. They have a bi-directional differential data strobe (DQS and /DQS) and are transmitted/received with data for capturing data at the receiver. DQS is edge-aligned with data for READs; center-aligned with data for WRITEs. The differential clock inputs (CK and /CK) DLL aligns DQ and DQS transitions with CK transitions.