ADC3244EIRGZT

Texas Instruments
595-ADC3244EIRGZT
ADC3244EIRGZT

Nsx:

Mô tả:
Analog to Digital Converters - ADC Dual-channel 14-bit 125-MSPS analog-to-d

Mô hình ECAD:
Tải xuống Thư viện Tải miễn phí để chuyển đổi tệp tin này cho Công cụ ECAD của bạn. Tìm hiểu thêm về Mô hình ECAD.

Sẵn có

Tồn kho:
Không Lưu kho
Thời gian sản xuất của nhà máy:
18 Tuần Thời gian sản xuất tại nhà máy dự kiến.
Tối thiểu: 250   Nhiều: 250
Đơn giá:
$-.--
Thành tiền:
$-.--
Dự kiến Thuế quan:

Giá (USD)

Số lượng Đơn giá
Thành tiền
Toàn bộ Cuộn (Đơn hàng theo bội số của 250)
$113.55 $28,387.50
500 Báo giá

Đặc tính Sản phẩm Thuộc tính giá trị Chọn thuộc tính
Texas Instruments
Danh mục Sản phẩm: Bộ chuyển đổi analog sang kỹ thuật số - ADC
RoHS:  
ADC3244E
SMD/SMT
VQFN-48
14 bit
2 Channel
Serial LVDS
125 MS/s
Differential
Pipeline
1.8 V
1.8 V
71.6 dB
- 50 C
+ 105 C
Reel
Nhãn hiệu: Texas Instruments
ENOB - Số Bit hiệu dụng: 11.8 Bit
Đặc điểm nổi bật: Low Power
Nhạy với độ ẩm: Yes
Số bộ chuyển đổi: 2 Converter
Pd - Tiêu tán nguồn: 325 mW
Sản phẩm: Analog to Digital Converters
Loại sản phẩm: ADCs - Analog to Digital Converters
Loại tham chiếu: External, Internal
SFDR - Dải động không tạp nhiễu: 93 dB
SINAD - Tỷ lệ Tín hiệu trên Nhiễu và méo: 71.1 dB
Số lượng Kiện Gốc: 250
Danh mục phụ: Data Converter ICs
THD - Tổng độ méo hài: 80 dBc
Loại: Low Power
Đã tìm thấy các sản phẩm:
Để hiển thị sản phẩm tương tự, hãy chọn ít nhất một ô
Chọn ít nhất một hộp kiểm ở trên để hiển thị các sản phẩm tương tự trong danh mục này.
Các thuộc tính đã chọn: 0

Chức năng này cần phải bật JavaScript.

CAHTS:
8542390000
USHTS:
8542390030
MXHTS:
8542399999
ECCN:
3A991.c.3

ADC3244E 14-bit Analog-to-Digital Converters

Texas Instruments ADC3244E 14-bit Analog-to-Digital Converters offer high-linearity, ultra-low power, dual-channel, 14-bit, and a 25MSPS to 125MSPS range. The ADC3244E is designed specifically to support demanding, high-input frequency signals with large dynamic range requirements. The Texas Instruments ADC3244E supports serial, low-voltage differential signaling (LVDS), reducing the number of interface lines and permitting high system integration density. The data from each ADC are serialized and output over two LVDS pairs. The device implements an internal phase-locked loop (PLL) that multiplies the incoming ADC sampling clock to gather the bit clock used to serialize the 14-bit output data from each channel. The frame, bit clocks, and serial data streams are transmitted as LVDS outputs. The device provides an input clock divider, allowing system clock architecture design more flexibility. Additionally, the SYSREF input enables complete system synchronization.